Laufende Arbeiten

– Betreuer:

Joch, Daniel (FHG-IISB, Tel. 09131 / 761-198 , E-Mail:daniel.joch@iisb.fraunhofer.de)
Prof. Dr.-Ing. habil. Jörg Schulze

– Beschreibung:

Sogenannte Opferschichten werden in der Halbleitertechnik häufig zur Strukturierung oder auch zum Freistellen bestimmter Strukturen verwendet. Diese Schichten werden an bestimmten Stellen im Prozess wieder zurückgeätzt bzw. aufgelöst („geopfert“) um beispielsweise die Funktionalität eines Bauteils herzustellen. Daher finden sie unter anderem Anwendung in der Herstellung von Mikro-Elektro-Mechanischen-Systemen (MEMS).

Bei diesen Opferschichten macht man sich zu Nutze, das gewählte Material durch ein spezifisches Ätzmedium zu entfernen bei gleichzeitig hoher Selektivität zu den umliegenden Schichten. Daher ist es wichtig, eine entsprechende Materialkombination zu identifizieren, die auch für den Gesamtprozess des Bauteils geeignet sein soll. Vor allem müssen dafür eine genaue Ätzrate und auch das Ätzverhalten bekannt sein.

In dieser Arbeit sollen mögliche Materialien, die als Opferschicht in Frage kommen, hinsichtlich ihres Ätzverhaltens untersucht werden. Für diese Schichten sollen sowohl Oxide also auch Polymere getestet werden. Dabei werden zunächst Ätzungen an Metallstrukturen, welche in der Dünnschichttechnologie zum Einsatz kommen, durchgeführt, wodurch die Materialien hinsichtlich der Ätzrate und Isotropie/Anisotropie charakterisiert werden. Hierfür kommen vor allem Lichtmikroskopie und Rasterelektronenmikroskopie zum Einsatz. In einem weiteren Schritt soll ein passendes Material in einen Prozess überführt werden, bei dem Leiterbahnen auf eine bestimmte Länge komplett unterätzt und somit freigestellt werden.

Ziel dieser Arbeit ist es, ein Materialsystem zu charakterisieren, welches durch sein isotropes Ätzverhalten sehr gut als Opferschicht verwendet werden kann. Mit den Ergebnissen soll es möglich sein, bestimmte Bereiche in MEMS Bauteilen komplett freizustellen und somit eine gewünschte Funktionalität herzustellen.

– Betreuer:

Prof. Dr.-Ing. Roland Nagy

– Beschreibung:

– Betreuer:

Böttcher, Norman (FHG-IISB, Tel. 09131 / 761-605 , E-Mail: norman.boettcher@iisb.fraunhofer.de)
Prof. Dr.-Ing. habil. Jörg Schulze

– Beschreibung:

Durch die zunehmende Präsenz von erneuerbaren Energien und Elektromobilität gewinnen auch die darin verwendeten Leistungsbauelemente an Bedeutung. Um effiziente Bauelemente zu entwerfen ist das Verständnis der grundlegenden Eigenschaften des verwendeten Halbleitermaterials essenziell. So ist die Kenntnis über die Ladungsträgerkonzentration ein wichtiger Parameter, um die Leistungsfähigkeit des Bauteiles vorhersagen zu können. Die Ladungsträgerkonzentration wird durch die Implantation von Ladungsträgern gesteuert und hängt darüber hinaus von zusätzlichen Einflussfaktoren ab, die derzeit noch nicht abschließend untersucht sind. In der Arbeit soll die defektbasierte Kompensation von Ladungsträgern in aluminiumdotierten Siliziumkarbid (4H-SiC) analysiert werden; insbesondere im Hinblick auf verschiedene Implantationsprofile und Ausheiltemperaturen. Hierzu werden im Uni-Reinraum Van der Pauw- und Hall-Effekt-Teststrukturen in SiC hergestellt und die Eigenschaften des Materials vermessen. Die so erlangten Daten werden zur Kalibrierung von Simulationsmodellen verwendet, um den Effekt der Kompensation besser abzubilden.

– Betreuer:

Anne-Marie Lang (M. Sc.)
Jan Dick (M. Sc.)
Prof. Dr.-Ing. habil. Jörg Schulze

– Beschreibung:

Um leistungsfähige Tunnel-Feldeffekt-Transistoren herzustellen, ist die Miniaturisierung der Bauteile aus Materialien mit hoher Ladungsträgerbeweglichkeit und kleiner Bandlücke, wie Germanium und GeSn, von entscheidender Bedeutung.
Die Herstellung solcher Bauteile im Nanometerbereich bietet jedoch einige Herausforderungen. Vor allem ist die Strukturierung von Fotolacken wegen der geringen Lackhaftung schwierig.
In dieser Arbeit soll sowohl die Lackdicke als auch die Haftung des Lacks auf Germanium optimiert werden. Ziel ist es eine nanostrukturierte Germaniumoberfläche herzustellen.

– Betreuer:

Jan Dick (M. Sc.)
Prof. Dr.-Ing. habil. Jörg Schulze

– Beschreibung:

Die Entwicklung der Leistungselektronik geht hin zu Spannungswandlern mit immer höherer Effizienz bei sinkender Gesamtbaugröße der Systeme. Solche hochintegrierten leistungselektronischen Systeme sind insbesondere im Automotive-Bereich für die effiziente Energiewandlung und in der Luft- und Raumfahrt interessant, aber auch für jegliche Art von kompaktem Ladegerät für den Heimgebrauch. Um die Schaltungen weiter zu miniaturisieren, müssen die passiven Bauelemente, wie Spulen und Kondensatoren, in den Schaltungen kleiner werden. Dazu ist es jedoch notwendig für die gleiche Ausgangsleistung und gleiche Qualität der Ausgangsspannung die Schaltfrequenz deutlich zu erhöhen. Bisher wurden die Leistungsschalter, deren Treiber und ggf. sogar die benötigten Freilaufdioden diskret auf Boards aufgebaut. Der diskrete Aufbau solcher Schaltungen führt zur Limitierung der Schaltfrequenz durch parasitäre Kapazitäten und Induktivitäten der Leiterbahnen. Die parasitären Bauelemente können durch die monolithische Integration der Leistungsschalter und der Treiberschaltung sowie der Freilaufdiode auf dem gleichen Chip reduziert werden und dadurch höhere Schaltfrequenzen und bessere Effizienz erreich werden.

Die monolithische Integration dieser Baugruppen auf einem Chip macht es notwendig sowohl die Leistungsschalter als auch die Logik des Treibers im selben Herstellungsprozess zu bauen. Zu dieser Co-Integration in einer CMOS-Technologie auf Siliziumkarbid eignen sich RESURF-LDMOS-Transistoren besonders gut. In dieser Arbeit soll zuerst der RESURF-LDMOS-Transistor simulativ optimiert werden und im zweiten Schritt das Gesamtsystem aus einer Halbbrücke und Gate-Treiberschaltung simuliert, sowie ein Gesamtdesign für die Herstellung erarbeitet werden. Das Ziel der Arbeit ist das simulativ erarbeitete Gesamtsystem in ein Maskendesign zu übertragen, das die Design-Rules des SiC-CMOS-Prozesses am Fraunhofer IISB erfüllt, um im Anschluss der Arbeit hergestellt zu werden.