Leistungshalbleiterbauelemente
Der Lehrstuhl für Elektronische Bauelemente forscht an Bauelementen und elektronischen Systemen basierend auf Substraten mit hohem Bandabstand (wide-band-gap materials). Zu diesen Materialien zählt neben Siliciumcarbid (SiC) auch Galliumnitrid (GaN).
Insbesondere die Herstellung und Charakterisierung von Leistungsbauelementen für Spannungsklassen über 1000 V auf Siliciumcarbid-Substraten ist ein Schwerpunkt des Lehrstuhls. Aufgrund seines im Vergleich zu Silicium deutlich höheren Bandabstandes von über 3 eV bietet SiC die Möglichkeit, Bauelemente für Hochtemperatur- und Hochspannungsanwendungen zu verwirklichen. Neben den Prozessgeräten der Silicium-Technologie stehen dem LEB Anlagen zur Verfügung, die speziell auf die Anforderungen bei der Herstellung von SiC-Bauelementen abgestimmt sind (z.B. Hochtemperaturofen zur Aktivierung von Dopanden bis 1900 °C). Neben Untersuchungen zu ausgewählten Prozesssequenzen (z.B. dem Ausheilverhalten von implantierten Schichten in 4H-SiC oder dem Oxidationsverhalten von SiC) wurden in den vergangenen Jahren vor allem Forschungsarbeiten im Bereich neuartiger SiC-Leistungsschalter sowie der SiC-Prozessintegration durchgeführt. Für die Realisierung verlustarmer unipolarer Leistungshalbleiterbauelemente werden laterale Ladungskompensationsstrukturen auf SiC untersucht. Darüber hinaus werden am Lehrstuhl neuartige UV-Photodioden auf SiC erforscht und entwickelt. Die halbleitertechnologischen Experimente werden durch entsprechende Prozess- und Bauelementesimulationen unterstützt. Aus den hergestellten SiC-Bauelementen werden Modellparameter für die Schaltungssimulation eruiert.
In weiteren Forschungsarbeiten wurden am Lehrstuhl GaN-Leistungsbauelemente statisch und dynamisch charakterisiert. Auf der Basis der dynamischen Kenndaten erfolgt eine simulative Abschätzung der unter gegebenen Wirkungsgradanforderungen möglichen Schaltfrequenzen in einem isolierenden DC/DC-Wandler. Zudem wird eine angepasste Aufbau- und Verbindungstechnik für GaN-Leistungsbauelemente entwickelt.
Projekte:
Prozessoptimierung zur Ausbeuteerhöhung von unipolaren 4H-SiC-Leistungsbauelementen
Ausbeute spielt eine wichtige Rolle in der Halbleiterindustrie. In den letzten Jahren entwickelte sich auf dem Markt für Leistungshalbleiterbauelemente ein immer stärker wachsender Anteil der Halbleitermaterialsystemen mit weiter Bandlücke, insbesondere Siliciumcarbid (SiC). Aufgrund seiner diversen Vorteile wird SiC immer wichtiger in der Leistungselektronik. In dieser, im Vergleich zur Silicium-Technologie, noch jungen Technologie, gibt es noch einige Mechanismen, die zu verringerter Ausbeuten und verringerter Bauelement-Lebensdauer führen. Aufgrund der schnellen Weiterentwicklung sowie der speziellen Materialeigenschaften von SiC, ist vor allem die Ausbeute bei der Fertigung (und auch die Zuverlässigkeit der Bauelemente) ein kritischer Faktor für eine effektive Kommerzialisierung von SiC-basierten Leistungsbauelementen.
In dieser Arbeit wird der Einfluss von unterschiedlichen technologischen und physikalischen Parametern auf die Ausbeute und in Teilen auf die Zuverlässigkeit von SiC-Leistungsbauelementen untersucht. Diese Einflüsse werden bezüglich ihrer Bedeutung und Wechselwirkung zueinander eingeordnet und bewertet. Zusätzlich werden mögliche Gegenmaßnahmen aufgezeigt, um die Auswirkungen dieser Effekte zu reduzieren und die Robustheit des Herstellungsprozesses zu erhöhen.
Das Forschungsprojekt wird im Rahmen eines LEB-Promotionsvorhabens in Zusammenarbeit mit dem Fraunhofer Institut für Integrierte Systeme und Bauelementetechnologie (IISB) bearbeitet.
HT CMOS: Zu einer zuverlässigen und hochtemperaturstabilen SiC CMOS Technologie - Konzepte, Herausforderungen und Lösungen
Temperaturbereiche von Raumtemperatur bis zu 500 °C durchgehend betreiben zu können stellt viele Herausforderungen an die Bauelemente und die Technologie, mit denen sie hergestellt wurden. Da diese aktuell noch nicht komplett gelöst sind, müssen mehrere Punkte im Vergleich zum derzeitigen Stand verbessert werden.
Der elektrische Kontakt zwischen SiC und der Metallisierung muss über den gesamten Temperaturbereich und für NMOS und PMOS ohmsches Verhalten vorweisen. Dafür werden auch die Kontaktlochgrößen, die Materialien des Kontaktmetalls und der Silizidierungsprozess relevant. Die Metallisierungs- und Passivierungsschichten müssen raue Umgebungen einschließlich hoher Temperatur aushalten können. Idealerweise muss eine zweite Metallschicht verfügbar sein, um komplexere integrierte Schaltungen verbinden zu können. Zudem muss die Technologie abhängig von speziellen Anforderungen von Kunden oder Bauelementen in bestimmtem Maße anpassbar sein, ohne die Zuverlässigkeit einzuschränken. Ein solches Beispiel wäre die Anpassung der Einsatzspannung. Alle genannten Punkte müssen gelöst werden, um die Technologieplattform für weiterführende wissenschaftliche Untersuchungen zur Verfügung zu stellen. Zudem können damit verschiedene Sensorarten, inklusive Auswerteelektronik auf dem gleichen Chip, hergestellt werden, die beispielsweise in Gasturbinen oder Flugzeug- und Raketentriebwerken unterschiedliche Parameter überwachen.
Diese Arbeit soll eine 4H-SiC Technologie für die Herstellung von hochtemperaturstabilen CMOS Bauelementen ermöglichen. Dazu werden bestehende Herstellungsmodule erweitert und zusätzliche erstellt, die modular in den Gesamtprozess integrierbar sind. Es werden Prozesskontrollstrukturen und einfache Transistoren hergestellt und charakterisiert und Material- und Bauelementkenngrößen zu ermitteln und optimieren.
SiC-DCBreaker: Monolithisch integrierter Überstromschutzschalter basierend auf 4H-SiC JFET Technologie
Aktuelle Bestrebungen in der E-Mobilität oder im Bereich Smart Grid und Industrie 4.0 erfordern Gleichspannungsnetze mit Zwischenkreisspannungen bis zu 900 V DC. Dies stellt Bauelement- und Schaltungsentwickler vor enorme Herausforderungen, da bspw. etablierte Überstromschutzschaltertechnologien nicht effizient auf die Anforderungen von Anwendungen mit solch hohen Spannungsklassen skaliert werden können. Den Stand-der-Technik beanspruchen hybride Systeme, die spezielle mechanische Schalter mit elektronischen Systemen kombinieren. Hier werden u.a. Stromsensoren und Microcontroller eingesetzt, um den Stromfluss mithilfe eines schnellen Halbleiterschalters innerhalb weniger Microsekunden zu unterbrechen, bevor der mechanische Schalter den Stromkreis letztendlich galvanisch trennen kann. Jedoch bestehen die Hilfsschaltungen dieser Systeme aus einer Vielzahl an Komponenten und sind daher außerordentlich aufwändig und kompliziert in der Auslegung und somit unattraktiv.
Die Entdeckung des Prinzips „thyristor dual“ im Jahre 1999 verspricht die Vorteile selbstauslösender mechanischer Schalter mit denen kompakter und schneller Halbleiterschalter in einem einzigen Bauelement zu vereinen. Das Prinzip basiert auf der Verwendung zweier komplementärer Halbleiterschalter (vorzugsweise Junction Field Effect Transistors (JFETs)), die in einer speziellen Kreuzverschaltung angeordnet sind. In dieser Anordnung werden die stromleitenden Kanäle der JFETs intrinsisch abgeschnürt, wodurch das Gesamtbauelement in den sperrenden Zustand übergeht, sobald der Strom einen kritischen Wert überschreitet. Das Prinzip "thyristor dual" arbeitet somit vollkommen ohne Hilfsschaltungen, selbstdetektiert, überstromausgelöst und selbsthaltend.
In der Vergangenheit (2016) ist es der Universität Bremen (IALB) und dem Fraunhofer IISB bereits gelungen die Funktionalität des „thyristor dual“ bei bis zu 400 V DC mithilfe von diskreten Halbleiterschaltern zu demonstrieren. Erste Bestrebungen zur monolithischen Integration wurden vom IALB bereits im Jahre 2007 und vom IISB im Jahre 2017 in Form von TCAD-Simulation unternommen. Diese gelten als Ausgangspunkt für das beschriebene Vorhaben.
Das Forschungsprojekt wird im Rahmen eines LEB-Promotionsvorhabens in Zusammenarbeit mit dem Fraunhofer Institut für Integrierte Systeme und Bauelementetechnologie (IISB) bearbeitet.
Modeling and Verification of 4H-SiC TrenchMOS integration using Trench-First-Technology
Penetration of silicon carbide (SiC) power devices has recently begun in a lot of advanced power electronics applications like automotive traction inverters. A trench gate MOSFET is a proven alternative power device to the conventional planar structure due to vertical channels, which allows primarily higher cell density without JFET region and the high cell integration ultimately saves chip costs. In general, a conventional manufacturing process involves the use of a lithography mask, in which the device can be patterned by defining accordingly resist structures and areas not covered by photoresist. Thus, it is crucial to achieve the high resolution and precise alignment for a mask-conforming structure that is significantly related to systemic limitations causing further high costs. Because of technical demands of mask-aligned lithography causing high costs and the given technological limitations of the lithography systems, a self-aligned manufacturing process is favorable in this case as ion implantation process for trench MOSFETs.
Das Forschungsprojekt wird im Rahmen eines LEB-Promotionsvorhabens in Zusammenarbeit mit dem Fraunhofer Institut für Integrierte Systeme und Bauelementetechnologie (IISB) bearbeitet.
Empirisches Modell zur Bildung von nickelbasierten Ohmkontakten auf n-Typ 4H-SiC durch Laserbearbeitung
Im Rahmen dieser Arbeit wurden nickelbasierte ohmsche Kontakte auf der C-Seite von n-dotierten 4H-SiC-Substraten unter Verwendung eines Kurzzeitpulslasers hergestellt, elektrisch charakterisiert und analytisch untersucht, um die zugrundeliegenden Bildungsmechanismen im Vergleich zum klassischen RTP zu verstehen. Um von der beim Einlegieren verwendeten Energiedichte Rückschlüsse auf die vorherrschenden Temperaturen zu erhalten, wurde eine thermische Simulation in COMSOL erstellt. Damit ist es möglich die Silizidierungsmechanismen während der Laserbearbeitung temperaturabhängig und damit anlagenunabhängig zu beschreiben.
Bei der Herstellung der ohmschen Kontakte lag der Fokus der Arbeit auf der Verwendung von Nickelschichten, da diese die meistverbreitete Metallisierung für niederohmige Kontakte auf n-dotiertem 4H-SiC darstellen. Um den Einfluss verschiedener Laserparameter auf die Kontaktbildungsmechanismen und die elektrischen Eigenschaften von ohmschen Kontakten bewerten zu können, wurden mehrere Probensätze hergestellt. Dabei stand die Variation der Energiedichte im Fokus der Arbeit, wobei daneben auch Untersuchungen zu verschiedenen Oberflächenvorbehandlungen, Laserpulsdauern, Pulsüberlappungen und Metallisierungszusammensetzungen durchgeführt wurden.
Das Forschungsprojekt wird im Rahmen eines LEB-Promotionsvorhabens in Zusammenarbeit mit dem Fraunhofer Institut für Integrierte Systeme und Bauelementetechnologie (IISB) bearbeitet.
Novel Approach to SiC Power Device Fabrication: High-Purity Semi-insulating Substrates Doped by Energy-Filtered Ion Implantation
Kurzbeschreibung zu:
Novel Approach to SiC Power Device Fabrication: High-Purity Semi-insulating Substrates Doped by Energy-Filtered Ion Implantation.
Das Forschungsprojekt wird im Rahmen eines LEB-Promotionsvorhabens in Zusammenarbeit mit dem Fraunhofer Institut für Integrierte Systeme und Bauelementetechnologie (IISB) bearbeitet.
Optimierung der elektrischen Eigenschaften von 4H-SiC-Leistungshalbleitern mittels „Trench“-Struktur
Eines der gebräuchlichsten und grundlegenden Bauelemente auf SiC sind Schottky-Dioden. In ihrer Entwicklungsgeschichte bestand ein wichtiger Ansatz darin, Schottky- und PiN-Dioden zu kombinieren und so die Vorteile beider Bauelemente zu vereinen. Diese so genannten Junction-Barrier-Schottky-Dioden (JBS) zeichnen sich durch einen niedrigen Durchlassspannungsabfall und einen deutlich geringeren Leckstrom in Sperrrichtung aus als ihre reinen Schottky-Pendants. Der Schlüssel zur Reduzierung des Leckstroms liegt in der Abschirmung des elektrischen Feldes an der Schottky-Grenzfläche, um die Absenkung der Schottky-Barriere zu verringern. Die Verkleinerung der Schottky-Fläche durch PiN-Regionen führt jedoch zu einem Kompromiss zwischen Durchlass- und Sperrvermögen. Ziel dieser Arbeit war es, das elektrische Feld an der SiC-Oberfläche durch eine Aussparung für eine tiefere p+-Implantation zu verringern, indem der Boden der Gräben vor der Implantation geätzt wird.
Das Forschungsprojekt wird im Rahmen eines LEB-Promotionsvorhabens in Zusammenarbeit mit dem Fraunhofer Institut für Integrierte Systeme und Bauelementetechnologie (IISB) bearbeitet.
An Approach for the Characterization of the Adhesion Strength Degradation of Semiconductor's Thin Film Metallizations
Im diesem Projekt wird eine Methode zur Charakterisierung der Haftfestigkeit der Dünnschichtmetallisierung auf Halbleiter zuerst entwickelt. Weiterhin wird das Degradationsverhalten der Haftestigkeit der Dünnschichtmetallisierung erstmalig untersucht und charakterisiert.
Das Forschungsprojekt wird im Rahmen eines LEB-Promotionsvorhabens in Zusammenarbeit mit dem Fraunhofer Institut für Integrierte Systeme und Bauelementetechnologie (IISB) bearbeitet.